

#### PATENT ABSTRACTS OF JAPAN

(11) Publication number:

63117445 A

(43) Date of publication of application: 21.05.88

(51) Int. CI

H01L 21/78

H01L 21/304

H01L 21/306

(21) Application number: 61263573

(71) Applicant:

CITIZEN WATCH CO LTD

(22) Date of filing: 05.11.86

(72) Inventor:

NAGANO MUTSUMI SATO TETSUO


(54) PROCESSING OF SEMICONDUCTOR WAFER

(57) Abstract:

PURPOSE: To form an ultra-thin semiconductor wafer without its breakage during a bumping process or a dicing process in such a way that its reverse side is polished by etching after the bumping and dicing processes.

CONSTITUTION: After a process to form an integrated circuit has been completed, a bump 2 is formed by an electrolytic plating method during a bumping process. During a dicing process, grooves are formed in such a way that they reach a prescribed depth as viewed from the surface of a semiconductor wafer 1 along the integrated circuit. A wax material 3 is applied in order to protect the surface of the semiconductor wafer 1 from an etching solution 4. The semiconductor wafer 1 is immersed in the etching solution 4, and the reverse side of the semiconductor wafer 1 is etched until a prescribed thickness is obtained. The semiconductor wafer 1 is washed by water so as to wash the etching solution 4 away. The semiconductor wafer 1 is broken so that an integrated circuit chip 5 can be separated

COPYRIGHT: (C)1988,JPO&Japio



Japanese Laid-Open Patent Application No. 117445/1988

(Tokukashou 63-117445) (Published on May 21, 1988)

(A) Relevance to claim

The following is a translation of passages related to claim 1 of the present invention.

(B) Translation of the relevant passages

[EMBODIMENTS]

Referring to Figures, the following description will discuss embodiments of the present invention.

Referring to Fig. 1, an explanation will be given of the first embodiment of the present invention. Fig. 1,

Referring to Fig. 1, an explanation will be given of the first embodiment of the present invention. Fig. 1, which shows processes for carrying out a machining method of a semiconductor wafer in accordance with the first embodiment of the present invention, includes schematic cross-sectional views of the semiconductor wafer in the

Additionally, in the first embodiment and a second embodiment (which will be discussed later), processes taken until completion of the IC formation are the same as those conventionally used.

- a) Completion of IC formation
- b) Bumping process

respective processes.

Bumps are formed on an IC by electrolytic plating.

# c) Dicing process

Grooves are formed from the surface of an IC wafer 1 up to a predetermined depth along IC chips.

# d) Wax applying process

Wax 3 is applied so as to protect the surface of the IC wafer 1 from an etchant 4.

# e) Etching process

The semiconductor wafer 1 is immersed into the etchant 4 so that the surface of the semiconductor wafer 1 is subjected to an etching process until it has reached a predetermined width.

Moreover, although not shown in Fig. 1, upon completion of the etching, the semiconductor wafer 1 is washed with water so as to remove the etchant 4 therefrom.

Furthermore, the semiconductor wafer 1 is washed with a solvent so as to remove the wax from the surface thereof.

# f) Breaking process

The semiconductor wafer 1 is subjected to a breaking process so as to be separated into IC chips 5.

In the above-mentioned embodiment, in order to protect the surface of the semiconductor wafer 1, the wax 3 needs to be made of a material which is resistant to the etchant 4, gives no adverse effects to the element area of the semiconductor wafer 1, and is readily washed by a

specific solvent. With respect to such a wax material, fluororesins, etc. are preferably used.

Moreover, it is necessary for the etchant 4 to have a stable etching rate to the semiconductor wafer 1, and to be less susceptible to variations in the amount of etching inside the semiconductor wafer 1. With respect to such an etchant, for example, in the case when silicon is used as a material of the semiconductor wafer 1, hydrofluoric acid, nitric acid, a mixed acid of acetic acid, etc. are preferably used.

Next, referring to Fig. 2, the following description will discuss the second embodiment of the present invention. In the same manner as Fig. 1, Fig. 2 shows processes for carrying out a machining method of a semiconductor wafer in accordance with the embodiment of the present invention, and includes schematic cross-sectional views of the semiconductor wafer in the respective processes.

Processes from a) to b) are the same as those of the first embodiment; therefore, the description thereof is omitted.

## c) Dicing process

A semiconductor wafer 1 is subjected to a dicing process up to a predetermined remaining thickness. In this case, the remaining thickness 6 from dicing is

chip) When a semiconductor wafer is cut by the dicing blade, fine irregularities occur on the cut face 3-1, and machining distortions also occur thereon. Upon dicer test, cracks occur from these irregularities, and these cracks are developed by the machining distortions. Therefore, the chip 3 after the dicing process is immersed in an etchant 4 so that the machining-affected layer is removed so as to form a smooth surface.

[0015] With respect to the etchant, a sulfuric-acid-based solution ( $H_2SO_4 + H_2O_2 + H_2O$ ) or an ammonia-based solution ( $NH_4OH + H_2O_2 + H_2O$ ) is preferably used. Upon application of these solutions, the etching rate is virtually set to 1  $\mu$ m/min, in which the affected layer can be removed in five minutes.

[0016] (Process for removing a protective film) The chip 3, cut as described above, is immersed in a solvent 5 such as acetone, and washed so that the protective film 2, which serves as resist, is removed.

[0017] In accordance with the above-mentioned processes, a wafer, made of GaAs, having a diameter of 3 inches is cut so as to form chips of 2 mm  $\times$  2 mm. These chips were secured onto a substrate with a bonding agent, and this was subjected to a shearing test. As a result, any of these chips were separated at a load of 8 kg, thereby indicating stable shearing strength. In contrast, the

individual IC chips 5 are obtained by washing the wax 3 forming the bonding layer, without the need for breaking.

In the second embodiment, the etching process to the rear face of the semiconductor wafer 1 and the separation process into the IC chips 5 can be carried out in one process, and another advantage is that a smooth cut face is obtained without cracks and protrusions due to cleavage of monocrystal on the side face of the IC chip 5.

# @ 公 開 特 許 公 報 (A) 昭63 - 117445

@Int\_Cl\_4

 ⊕公開 昭和63年(1988)5月21日

H 01 L 21/78 21/304 21/306 D-7376-5F B-7376-5F C-8223-5F

-8223-5F 春査請求 未請求 発明の数 1 (全4頁)

**公**発明の名称 半導体ウェハーの加工方法

②符 題 昭61-263573

**会出 顋 昭61(1986)11月5日** 

60発明者 長 野

**陸** 東京都田無市本町 6 丁目 1 香!2号 シチズン時計株式会社

田無製造所内

東京都田無市本町6丁目1番12号 シチズン時計株式会社

田無製造所内

①出 顋 人 シチズン時計株式会社

東京都新宿区西新宿2丁目1番1号

明 細 曾

#### 1. 発明の名称

半導体ウェハーの加工方法

#### 2. 特許請求の範囲

ICの形成を終了した半導体ウェへ一の加工程、チインング工程、チインング工程、チインング工程、チインング工程、チインング工程、チインング工程、のファクスを設立したが形成された面で、クスを設立した。中海体ウェハーの表示が終了した半導体ウェハーを正さを存ったがあります。とを存ったでは、アップに分離する工程を有することを存むとする半導体ウェーの加工方法。

#### 3. 克明の詳細な説明

〔産業上の利用分野〕

本発明は半導体ウェハーの加工方法に関するものである。

〔従来の技術〕

半導体ウェハー亞の大型化に伴ない半導体ウェ

ハーの厚さは割れや欠けを防止するために厚くなるが、半導体ウェハーをICチップに分離後パッケージに超込む際は、パッケージの薄型化を図るためにICチップ厚は薄いことが望ましい。

そこで半導体クェハーにICを形成した後に半導体クェハー基面の研磨を行ない、クェハーの状態でICの導型化加工を行なっている。

従来ICにパンプ(突起電極)を形成する場合には、概略第3図に示すような工程で半導体ウェハーからICチップ分離までの加工を行なっていた。尚、IC形成までの工程の図示は省略する。

- a) IC形成工程終了
- b) クラインディング工程 半導体ウェハー1の 藻面を機械研磨する。
- c) パンピング工程

**進端メッキにより【Cたパンプ2を形成する。** 

- d) ダイシング工程
- c)ブレイキング工程

半海体クェハー1をICチップ5代分離する。 という工程であった。

# [ 発明が解決しようとする問題点]

以上のような理由から半導体ウェハーの超傳型 加工が不可能であるという問題点があった。

本発明の目的は、パンピング工程あるいはダイシング工程において半導体ウェハーが割れること なく超薄型加工が可能な半導体ウェハーの加工方法を投供するものである。

(問題点を解決するための手段]

#### c) ダイシング工程

半海体ウェハー1の表面からICに沿って所 定の柔さまで沸を入れる。

d) ワックス弦布工程

・学事体ウェハー1の表面をエッチング液4から保護するためにファクス3を強布する。

c) エッチング工程

半導体ウェハー1をエッチング液4に浸し、 所定の厚さになるまで半導体ウェハー1の憂 面をエッチングする。

また第1図中には図示してないが、エッチング終了後半導体ウェハー1を水で洗浄しエッチング液4を洗い流す。

更に半導体ウェハー1を密剤で洗浄し、装面のワックス3を洗い<u></u>のす。

() プレイキング工程

半導体ウェハー1をプレイキングして、IC ナップ5に分離する。

上記表題例において半導体ウェハー1の表面保 腹のためのワックス 3 はニッチング液 4 に対して 上記目的を達成するために、本ி別では、半導体クェハーを所定の深さまでダイシングし、半導体クェハー表面に保護のためのワックスを塗布した後に半導体クェハー裏面を所定の厚さだけエッナングにより研磨する。

さらに半導体ウェハーをブレイキングしてIC チップに分類する。

#### 〔 突施 例 〕

以下本発明の実施例を図面に基づいて詳述する。 本発明の第1実施例を採1図を参照しながら設 明する。第1図は本発明の第1実施例による半導 体クェハーの加工方法を示す工程図であり、各工 程では半導体クェハーの断面図を模式的に示して いる。

たお、第1実施例および第2実施例(後述する) では、2)IC形成工程終了、までの工程は従来 と同じである。

- a) IC形成工程終了
- b) パンピング工程

世界メッキによりICにパンプ2を形成する。

耐性を有し、かつ半導体クェハー1の果子領域に 悪影響を及ばさず、また特定の否剤で容易に洗浄 できる材料でなければならない。このようなワッ クス材としては、Son架系樹脂などが適当である。

またエッチンク液4は半澤体ウェハー1に対するエッチング速度が安定しており、かつ半澤体ウェハー1内でのエッチング加工量のバラツキが小さいことが必要である。このようなエッチング液としては、例えば半澤体ウェハー1の材質がシリコンである場合は、ふっ酸、硝酸、酢酸の温酸等が適当である。

またエッチングの際に途中で半導体クェハー1を搭面しエッチング液 4を充分に提供するか、あるいはエッチング液 4を半導体ウェハー1に垂直に吹きつけるような機構とし、半導体ウェハー1内で均一なエッチングが進むようにする必要がある。

次に、本発明の第2条語例を第2図を参照しながら説明する。第2図は第1図と同様に本発明に よる半導体ウェハーの加工方法を示す工程図であ

- り、各工程では半導体クェハーの断面図を模式的 化示している。
  - 3)~b)の工程は第1実施例と同様であるので説明を省略する。
  - c) ダイシング工程

. . .

半導体ウェハー1を所定の張厚までダイシン グする。このときダイシング独厚もはエッチ ングする厚みより薄くしておく。

d) ワックス並布工程

半導体ウェハー1をワックス3で石英等の支持器板7に固定する。ここでワックス3は半 導体ウェハー1の表面保護及び支持器板7と の扱着店の働きをする。

e) エッチング工程

半導体ウェハー1を支持基板7ごとニッチングな4に受し、半導体ウェハー1が所定の厚さになるまで裏面をニッチングする。

ダイシング製厚もにエッチングする厚さより 薄いので、エッチングが終了したとき半導体 ウェハー1はICチップ5に分離された状態

後に行ない、かつ根域的なグラインディングでは なくニッチングにより裏面研磨を行なうので半導体ウェハーに根域的なダメージを与えず割れを筋 止できる。

従って従来不可能であったパンプ付の半導体ウェハーの超薄型加工が可能となるという効果がある。

## 4.図面の簡単な説明

第1図は本発明の第1実施例を示す半導体クェ ハーの加工方法の工程図、第2図は本発明の第2 実施例を示す工程図、第3図は従来例を示す工程 図である。

1 …… 半導体ウェベー、2 ……ベンブ、

る……ワックス、 4……ニッチング液、

5…… I C チップ、 6…… ダイシング残厚、

7 … … 支持基板。

**停許出頭人** シチズン時計株式会社



で支持基据では固定されている。

更に第2図中には図示していないが。エッナング終了後半導体ウェハー1を支持基板7ごと水で佐砂しエッチング液4を洗い流す。

#### () ワックス洗浄工程


半導体ウェハー1を支持蓄板7ごと簡別で洗浄する。所定の厚さまでエッチングした時点で半導体ウェハー1はICチップ5K分離されているので、接着満となっているワックス3を洗い流せばブレイキングを行なわずにICナップ5が単体で得られる。

上配第2 実施例では、半導体ウェハー1 の裏面のエッチングと I C チップ 5 への分離が 1 工程で行なえ、また I C チップ 5 伽面には単結晶の雰囲による欠けや突起がなく平滑な切断面が得られる、といり利点がある。

#### [ 発明の効果]

以上の説明で明らかなように、本発明によれば 従来パンピング、ダイシング工程の前に行なって いた半等体クェハーの委屈研磨をこれらの工程の

## 第 1 图



 $\mathcal{A}$ 

THE PROPERTY OF THE PROPERTY O

